草莓视频在线观看ios版官网
400-021-6779

單片機係統的電磁兼容性設計

引 言


隨著單片機係統越來越廣泛地應用於消費類電子、醫療、工業自動化、智能化儀器儀表、航空航天等各領域,單片機係統麵臨著電磁幹擾(EMI)日益嚴重的威脅。電磁兼容性(EMC)包含係統的發射和敏感度兩方麵的問題。如果一個單片機係統符合下麵三個條件,則該係統是電磁兼容的:


① 對其它係統不產生幹擾;

② 對其它係統的發射不敏感;

③ 對係統本身不產生幹擾。


假若幹擾不能完全消除,但也要使幹擾減少到最小。幹擾的產生不是直接的(通過導體、公共阻抗耦合等),就是間接的(通過串擾或輻射耦合)。電磁幹擾的產生是通過導體和通過輻射,很多電磁發射源,如光照、繼電器、DC電機和日光燈都可引起幹擾;AC電源線、互連電纜、金屬電纜和子係統的內部電路也都可能產生輻射或接收到不希望的信號。在高速單片機係統中,時鍾電路通常是寬帶噪聲的最大產生源,這些電路可產生高達300 MHz的諧波失真,在係統中應該把它們去掉。另外,在單片機係統中,最容易受影響的是複位線、中斷線和控製線。


1 幹擾的耦合方式


(1)傳導性EMI

一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經過導體。一條穿過噪聲環境的導線可撿拾噪聲並把噪聲送到其它電路引起幹擾。設計人員必須避免導線撿拾噪聲和在噪聲引起幹擾前,用去耦辦法除去噪聲。最普通的例子是噪聲通過電源線進入電路。若電源本身或連接到電源的其它電路是幹擾源,則在電源線進入電路之前必須對其去耦。


(2)公共阻抗耦合

當來自兩個不同電路的電流流經一個公共阻抗時就會產生共阻抗耦合。阻抗上的壓降由兩個電路決定,來自兩個電路的地電流流經共地阻抗。電路1的地電位被地電流2調製,噪聲信號或DC補償經共地阻抗從電路2耦合到電路1。


(3)輻射耦合

經輻射的耦合通稱串擾。串擾發生在電流流經導體時產生電磁場,而電磁場在鄰近的導體中感應瞬態電流。


(4)輻射發射

輻射發射有兩種基本類型:差分模式(DM)和共模(CM)。共模輻射或單極天線輻射是由無意的壓降引起的,它使電路中所有地連接抬高到係統地電位之上。就電場大小而言,CM輻射是比DM輻射更為嚴重的問題。為使CM輻射最小,必須用切合實際的設計使共模電流降到零。


2 影響EMC的因數


① 電壓。電源電壓越高,意味著電壓振幅越大,發射就更多,而低電源電壓影響敏感度。


② 頻率。高頻產生更多的發射,周期性信號產生更多的發射。在高頻單片機係統中,當器件開關時產生電流尖峰信號;在模擬係統中,當負載電流變化時產生電流尖峰信號。


③ 接地。在所有EMC問題中,主要問題是不適當的接地引起的。有三種信號接地方法:單點、多點和混合。在頻率低於1 MHz時,可采用單點接地方法,但不適於高頻;在高頻應用中,最好采用多點接地。混合接地是低頻用單點接地,而高頻用多點接地的方法。地線布局是關鍵,高頻數字電路和低電平模擬電路的地回路絕對不能混合。


④ PCB設計。適當的印刷電路板(PCB)布線對防止EMI是至關重要的。


⑤ 電源去耦。當器件開關時,在電源線上會產生瞬態電流,必須衰減和濾掉這些瞬態電流。來自高di/dt源的瞬態電流導致地和線跡“發射”電壓,高di/dt產生大範圍高頻電流,激勵部件和線纜輻射。流經導線的電流變化和電感會導致壓降,減小電感或電流隨時間的變化可使該壓降最小。


3 印刷電路板(PCB)的電磁兼容性設計


PCB是單片機係統中電路元件和器件的支撐件,它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展,PCB的密度越來越高。PCB設計的好壞對單片機係統的電磁兼容性影響很大,實踐證明,即使電路原理圖設計正確,印刷電路板設計不當,也會對單片機係統的可靠性產生不利影響。例如,如果印刷板兩條細平行線靠得很近,則會形成信號波形的延遲,在傳輸線的終端形成反射噪聲。因此,在設計印刷電路板的時候,應注意采用正確的方法,遵守PCB設計的一般原則,並應符合抗幹擾設計的要求。


3.1 PCB設計的一般原則


要使電子電路獲得最佳性能,元器件的布局及導線的布設是很重要的。為了設計質量好、成本低的PCB,應遵循以下一般性原則。


(1)特殊元器件布局

首先,要考慮PCB尺寸的大小:PCB尺寸過大時,印刷線條長,阻抗增加,抗噪聲能力下降,成本也增加;過小,則散熱不好,且鄰近線條易受幹擾。在確定PCB尺寸後,再確定特殊元器件的位置。最後,根據電路的功能單元,對電路的全部元器件進行布局。


在確定特殊元器件的位置時要遵守以下原則:


① 盡可能縮短高頻元器件之間的連線,設法減少它們的分布參數和相互間的電磁幹擾。易受幹擾的元器件不能相互挨得太近,輸入和輸出元件應盡量遠離。


② 某些元器件或導線之間可能有較高的電位差,應加大它們之間的距離,以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。


③ 重量超過15 g的元器件,應當用支架加以固定,然後焊接。那些又大又重、發熱量多的元器件,不宜裝在印刷板上,而應裝在整機的機箱底板上,且應考慮散熱問題。熱敏元件應遠離發熱元件。


④ 對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局,應考慮整機的結構要求。若是機內調節,應放在印刷板上方便調節的地方;若是機外調節,其位置要與調節旋鈕在機箱麵板上的位置相適應。


⑤ 留出印刷板定位孔及固定支架所占用的位置。


(2)一般元器件布局

根據電路的功能單元,對電路的全部元器件進行布局時,要符合以下原則:


① 按照電路的流程安排各個功能電路單元的位置,使布局便於信號流通,並使信號盡可能保持一致的方向。


② 以每個功能電路的核心元件為中心,圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上,盡量減少和縮短各元器件之間的引線和連接。


③ 在高頻下工作的電路,要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列,這樣,不但美觀,而且裝焊容易,易於批量生產。


④ 位於電路板邊緣的元器件,離電路板邊緣一般不小於2 mm。電路板的最佳形狀為矩形。長寬比為3:2或4:3。電路板麵尺寸大於200 mm×150 mm時,應考慮電路板所受的機械強度。


(3)布線

布線的原則如下:


① 輸入輸出端用的導線應盡量避免相鄰平行,最好加線間地線,以免發生反饋耦合。


② 印刷板導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.5 mm、寬度為1~15 mm時,通過2 A的電流,溫升不會高於3℃。因此,導線寬度為1.5 mm可滿足要求。對於集成電路,尤其是數字電路,通常選0.02~0.3 mm導線寬度。當然,隻要允許,還是盡可能用寬線,尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路,尤其是數字電路,隻要工藝允許,可使間距小於0.1~0.2 mm。


③ 印刷導線拐彎處一般取圓弧形,而直角或夾角在高頻電路中會影響電氣性能。此外,盡量避免使用大麵積銅箔,否則,長時間受熱時,易發生銅箔膨脹和脫落現象。必須用大麵積銅箔時,最好用柵格狀,這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。


(4)焊盤

焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d 1.2) mm,其中d為引線孔徑。對高密度的數字電路,焊盤最小直徑可取(d 1.0) mm。


3.2 PCB及電路抗幹擾措施


印刷電路板的抗幹擾設計與具體電路有著密切的關係,這裏僅就PCB抗幹擾設計的幾項常用措施作一些說明。


(1)電源線設計

根據印刷線路板電流的大小,盡量加粗電源線寬度,減少環路電阻;同時,使電源線、地線的走向和數據傳遞的方向一致,這樣有助於增強抗噪聲能力。


(2)地線設計

在單片機係統設計中,接地是控製幹擾的重要方法。如能將接地和屏蔽正確結合起來使用,可解決大部分幹擾問題。單片機係統中地線結構大致有係統地、機殼地(屏蔽地)、數字地(邏輯地)和模擬地等。在地線設計中應注意以下幾點:


① 正確選擇單點接地與多點接地。在低頻電路中,信號的工作頻率小於1 MHz,它的布線和器件間的電感影響較小,而接地電路形成的環流對幹擾影響較大,因而應采用一點接地的方式。當信號工作頻率大於10 MHz時,地線阻抗變得很大,此時應盡量降低地線阻抗,應采用就近多點接地。當工作頻率在1~10MHz時,如果采用一點接地,其地線長度不應超過波長的1/20,否則應采用多點接地法。


② 數字地與模擬地分開。電路板上既有高速邏輯電路,又有線性電路,應使它們盡量分開,而兩者的地線不要相混,分別與電源端地線相連。低頻電路的地應盡量采用單點並聯接地,實際布線有困難時可部分串聯後再並聯接地;高頻電路宜采用多點串聯接地,地線應短而粗。高頻元件周圍盡量用柵格狀大麵積地箔,要盡量加大線性電路的接地麵積。


③ 接地線應盡量加粗。若接地線用很細的線條,則接地電位會隨電流的變化而變化,致使電子產品的定時信號電平不穩,抗噪聲性能降低。因此應將接地線盡量加粗,使它能通過三倍於印刷電路板的允許電流。如有可能,接地線的寬度應大於3 mm。


④ 接地線構成閉環路。設計隻由數字電路組成的印刷電路板的地線係統時,將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在於:印刷電路板上有很多集成電路元件,尤其遇有耗電多的元件時,因受接地線粗細的限製,會在地線上產生較大的電位差,引起抗噪能力下降;若將接地線構成環路,則會縮小電位差值,提高電子設備的抗噪聲能力。


(3)退耦電容配置

PCB設計的常規做法之一,是在印刷板的各個關鍵部位配置適當的退耦電容。退耦電容的一般配置原則是:

① 電源輸入端跨接10~100μF的電解電容器。如有可能,接100μF以上的更好。


② 原則上每個集成電路芯片都應布置一個0.01 pF的瓷片電容。如遇印刷板空隙不夠,可每4~8個芯片布置一個1~10 pF的鉭電容。


③ 對於抗噪能力弱、關斷時電源變化大的器件,如RAM、ROM存儲器件,應在芯片的電源線和地線之間直接接入退耦電容。


④ 電容引線不能太長,尤其是高頻旁路電容不能有引線。


此外,還應注意以下兩點:


① 在印刷板中有接觸器、繼電器、按鈕等元件時,操作它們時均會產生較大火花放電,必須采用RC電路來吸收放電電流。一般R取1~2 kΩ,C取2.2~47μF。


② CMOS的輸入阻抗很高,且易受感應,因此在使用時,對不用端要接地或接正電源。


(4)振蕩器

幾乎所有的單片機都有一個耦合於外部晶體或陶瓷諧振器的振蕩器電路。在PCB上,要求外接電容、晶體或陶瓷諧振器的引線越短越好。RC振蕩器對幹擾信號有潛在的敏感性,它能產生很短的時鍾周期,因而最好選晶體或陶瓷諧振器。另外,石英晶體的外殼要接地。


(5)防雷擊措施

室外使用的單片機係統或從室外架空引入室內的電源線、信號線,要考慮係統的防雷擊問題。常用的防雷擊器件有:氣體放電管、TVS(Transient Voltage Suppression)等。氣體放電管是當電源電壓大於某一數值時,通常為數十V或數百V,氣體擊穿放電,將電源線上強衝擊脈衝導入大地。TVS可以看成兩個並聯且方向相反的齊納二極管,當兩端電壓高於某一值時導通。其特點是可以瞬態通過數百乃至上千A的電流。


結 語


為了提高單片機係統的電磁兼容性,不僅要合理設計PCB板,而且要在電路結構上及軟件中采取相應的措施。實踐表明,在單片機係統的設計、製造、安裝和運行的各個階段,都需要考慮其電磁兼容性,隻有這樣,才能保證係統長期穩定、可靠、安全地運行。


下一篇:不間斷電源(UPS)的電磁兼容設計
上一篇:電磁兼容性設計的基本方法